helenos-nicf team mailing list archive
-
helenos-nicf team
-
Mailing list archive
-
Message #00048
Re: DMA cache coherency
Ahoj,
dneska pri prilezitosti zkousky ze SAM jsem se na danou problematiku ptal Yaghoba a rikal, ze i tohle by na Intelu mel opecovat MESI protokol.
Honza
______________________________________________________________
> Od: "Jan Záloha" <jzaloha@xxxxxxxxxx>
> Komu: "helenos-nicf" <helenos-nicf@xxxxxxxxxxxxxxxxxxx>
> Datum: 04.02.2011 16:00
> Předmět: [Helenos-nicf] DMA cache coherency
>
>Ahoj,
>když se teď tak učím to SAMko napadá mě jedna věc: jak je to cache coherency??? Když mám nacacheovanou lajnu, kterou zařízení přestříká, uvědomí si to procesor nebo vesele počítá nad nekoherentní cahe??? A teď nás z principu nezajímá jen IA32, ale všechny procesory, které HelenOS umí.
>
>Honza
>
>_______________________________________________
>Mailing list: https://launchpad.net/~helenos-nicf
>Post to : helenos-nicf@xxxxxxxxxxxxxxxxxxx
>Unsubscribe : https://launchpad.net/~helenos-nicf
>More help : https://help.launchpad.net/ListHelp
>
References